ارائه کننده: سالار سلیمی کردلر  

استاد راهنما: دکتر عبدالرضا نبوی

استاد ناظر داخلی اول: دکتر سعید سعیدی

استاد ناظر خارجی اول: دکتر محمد باقر غزنوی (دانشگاه شاهد)

تاریخ: ۱۴۰۵/۰۴/۳۱ 

ساعت: ۱۴ 

مکان: اتاق شورای دانشکده واقع در ساختمان مهندسی برق و کامپیوتر

چکیده:

امروزه به مدارهایی که توانایی کار با سرعت بالا و توان مصرفی کم دارند، نیاز است. این نیاز با پیدایش و توسعه شبکه های اینترنت اشیا افزایش یافته است. در عصر اینترنت اشیا انتظار می رود که ظرف چند سال، همه چیز هوشمند و به یک دیگر متصل شوند، از ماشین ها گرفته تا  خانه ها وکل شهرها. وسایل هوشمند باید بتوانند تقریبا در کمترین زمان با یکدیگر تبادل اطلاعات کنند. شبکه های حسگر بی سیم از بخش های مهم اینترنت اشیا هستند. دستگاه های اینترنت اشیا عمدتأ از باتری به عنوان منبع تغذیه خود استفاده می کنند. شبکه های حسگر بی سیم برای کاهش مصرف توان و افزایش عمر باتری ها که گاها قابل تعویض نیستند، از یک گیرنده بنام گیرنده های بیدار باش استفاده می کنند. این گیرنده کوچک برای صدور سیگنال بیداری قوی برای گیرنده اصلی و داشتن توانایی تمایز بین گره های مختلف، از یک همبسته ساز دیجیتالی (یا آنالوگی) مقاوم در برابر خطا استفاده می کند. فلیپ فلاپ ها عنصر کلیدی در ساختار همبسته ساز می باشند، به طوریکه با پیشرفت تکنولوژی نیاز به طرح های جدید فلیپ فلاپ برای برآورده کردن نیاز های خاص طراحی و بهبود عملکرد کلی درحال افزایش است. ساختار دنبال کننده ولتاژ برگشتی به دلیل ویژگی هایی مانند بهره ولتاژ برابر با یک و ترارسانایی بالا در مدارات آنالوگ به کار گرفته می شود. در این پژوهش از ساختار کم مصرف دنبال کننده ولتاژ برگشتی برای نخستین بار درطراحی فلیپ فلاپ استفاده شده است. فلیپ فلاپ جدید بر پایه دروازه منطقی FVF NAND طراحی و بهینه سازی شده است. در سال های اخیر ساختار هایی برای طراحی فلیپ فلاپ بر پایه دروازه منطقی NAND پیشنهاد شده است. در این پژوهش ساختار مناسب انتخاب شده است و در آن به جای دروازه منطقی NAND معمولی از دروازه منطقیFVF NAND برای کاهش توان بهره گرفته شده است.

برای اثبات کارایی طراحی پیشنهادی، مدل اولیه در محیط شبیه‌سازی Cadence Virtuoso پیاده‌سازی شده و پارامترهایی از قبیل تأخیر انتشار، مصرف توان و مساحت سیلیکون مورد بررسی قرار گرفته‌اند. نتایج شبیه‌سازی نشان می‌دهد که فلیپ‌فلاپ پیشنهادی نسبت به نمونه‌های مرجع با منطق CMOS دارای مصرف توان پایین تری است در حالی سطح اشغالی آن در مقایسه با CMOS استاندارد تقریبا ثابت مانده است.