ارائه کننده: مهرشاد مسعودیاستاد راهنما: دکتر عبدالرضا نبوی استاد ناظر داخلی: دکتر سعید سعیدی استاد ناظر خارج از دانشگاه: دکتر صمد شیخائی (دانشگاه تهران) تاریخ: ۱۴۰۳/۰۹/۱۸ ساعت: ۱۷ مکان: دانشکده مهندسی برق و کامپیوتر - طبقهٔ پنجم - اتاق T-Room

چکیده:   امروزه تقویت‌ کننده‌ های توان یکی از حیاتی‌ ترین عناصر در استانداردهای سیستم‌ های مخابراتی مدرن هستند. تمرکز در این مدارها بر یک مساله‌ ی مهم است که آن هم کاهش بازده تقویت‌ کننده‌ ی توان در سطوح بک-آفِ توان خروجیِ فرستنده‌ هاست که مخابرات امروزی را به سمت بهره‌ گیری از سیگنال‌ های دارای نسبت پیک به متوسطِ توان (PAPR) بالاتر سوق می‌ دهد. کم‌ بودن بازده در تقویت‌ کننده‌ های توان منجر به اتلاف انرژی و متعاقب آن افزایش هزینه‌ ها و اندازه‌ ها می‌ شود. مصالحه‌ ی بین خطینگی و بازده در آن‌ ها یکی دیگر از مسائل پر اهمیت است. ساختارهایی نظیر دوهرتی یک راهکار موثر برای تضمین بازدهِ بالا در هنگام کار با سیگنال‌ های با PAPR بالا ارائه می‌ دهند. اما علیرغم ساختار ساده و موثر تقویت‌ کننده‌ ی دوهرتی، طراحی کلاسیک این تقویت‌ کننده شامل المانهایی نظیر خطوط انتقال ربعِ طول موج است که آن را برای کاربرد در فرکانس‌ های mmW نامناسب می‌ سازد. این نقیصه خصوصاٌ در پیاده‌ سازی با تکنولوژ‌ ی‌ های ارزان قیمتِ CMOS به دلیل دارا بودن بستر پرتلفات این تکنولوژی‌ ها پر رنگ‌ تر شده و چالش طراحی این تقویت‌ کننده‌ ی توان را دو چندان افزون می‌ کند و ایجاد تغییر در ساختار متداول دوهرتی را ضروری می‌ سازد.   در این تحقیق یک تقویت‌ کننده‌ ی توان دوهرتی با استفاده از تکنولوژی 65nm CMOS برای کاربرد در مخابرات نسل ششم طراحی و شبیه‌ سازی شده است. این دوهرتی از بایاس تطبیق‌ پذیرِ دوگانه‌ ی دیودی برای هر دو تقویت‌ کننده‌ و درایورِ مسیرِ کمکی بهره می‌ برد تا عملکرد مدولاسیون بار را بهبود و بازده مدار در گستره‌ ‌ ی کم-توانِ ورودی را در حد قابل قبولی حفظ کند. شبیه‌ سازی‌ ها نشان می‌ دهد که تقویت‌ کننده‌ ی دوهرتیِ طراحی شده برای کار در فرکانس 70GHz تا 75GHz   به بیشینه‌ ی بازدهِ توان-افزوده‌ ی ۲۱.۶٪، توان خروجی اشباع ۱۳.۶ dBm و بهره‌ ی بالاتر از ۱۰.۲ dB در سراسر این باند فرکانسی دست می‌ یابد.